VHDL VAROVANIE: XST: 647 - vstup sa nikdy nepoužíva.

[WR]

Ahoj každý, dostal som toto upozornenie: POZOR: XST: 647 - vstup sa nikdy nepoužíva. Jednotka syntetizovaný. Pri syntetizovať nasledujúci kód: proces (SEL1, SEL2), ak začne SEL1 = '1 ', potom f

 

[Thiago]

Dobrý deň, WR, signál z je vždy 0, to je dôvod, prečo syntezátor ignorovať vstup SEL2. Musíte priradiť signál z vnútri tohto procesu. [/B]

 

[Iouri]

procesu (SEL1, SEL2) premenné temp: std_logic_vector (1 downto 0) začína temp: = SEL1 a SEL2, rozsudok (TEMP), keď je "10" | "11" => fzf

 

[WR]

Ahoj, som nová, že som si to urobiť case ... Ale čo je zlé na tom, že kód if .. aj keď je čas, alebo ak z

 

[tkbits]

[Quote = Thiago] Signál Z je vždy 0, to je dôvod, prečo syntezátor ignorovať vstup SEL2. Musíte priradiť signál z vnútri tohto procesu. [/B] [/quote] Inými slovami, je potrebné určiť, aké ďalšie hodnoty z môže mať, a za akých podmienok vyrábať tieto iné hodnoty. Ak si neželáte, SEL2 je redundantný, a optimalizátor môže (a to), vyberte ju.

 

[vlsi_whiz]

Musíte uviesť všetky hodnoty "f" a "z" v kóde .. a tiež ste skontrolovať SEL2 v prvom stave a SEL1 v 2.. if (SEL1 = '1 'a SEL2 = 0) ... .... if (SEL2 = '1 'a SEL1 = 0 ") Ak nemáte výslovne uviesť túto ... potom slučky je vykonaný, keď obaja SEL1 a SEL2 sú '1'. Takže syntéza nástroj odstrániť druhú slučku, ako to je zbytočné. Inými slovami, je nutné skontrolovať aj ďalšie signály v AK slučky.

 

[salma ali bakr]

U oboch by mal spomenúť, F a Z v každej pobočke svojej "IF" alebo sa počiatočné hodnoty pre oba z nich a spomenúť len tie, zmenila v "IF" pobočky

 

[WR]

Vďaka.

 

[Tan]

Je naozaj dôležité VAROVANIE pri syntéze procesu. Čo sa stane, keď sú ignorované ..? Mali by sme skutočne zvažovať a ladenie Upozornenie pre efektívne programovanie. ? Vysvetlite, prosím.

 

[WR]

Ahoj Tan, áno, bude výstup "Z" v mojom prípade nezmení zmenou vstup (x1). To znamená, že návrh nebude fungovať správne. Ide.