VHDL skúšobný stav: Ako vytvoriť skúšobnej stolici hodín 1 kHz

[jerryt]

Mám ešte jednu otázku týkajúcu sa skúšobnej stolici. Keby som vyhlásil, že som chcel použiť hodiny 1kHz, ako môžem zistiť, čo mi clk_period by mali byť ako je uvedené nižšie k dosiahnutiu hodiny 1kHz? V predvolenom nastavení vytvorí nástroj ISE skúšobnej stolici s 1us. Tiež, keď hovoria, že som hodiny období za predpokladu, že sa odvolávajú na plné hodinovom cykle, a nie mať hodinový cyklus. Je to pravda? Naozaj si toho vážim everyones pomoc. Vďaka! -------------------------------------------------- ------------------------------------------------- hodín Definícia období konštantný clk_period: čas: = 1 us, - Hodiny proces definície clk_process: Proces začína CLK

 

[TrickyDicky]

použiť kalkulačku. 1 / (F MHz) = clock obdobie v mikrosekúnd. S pozdravom, kód ukážete je 1MHz hodiny, nie 1 kHz.

 

[alexan_e]

Doba frekvencií je 1/frequency frekvencia období je 1/period frekvencii 1 nás (0,000001 s) období je 1/0.000001sec = 1000000 = 1 MHz pre 1 kHz potrebujete období 1/1000Hz = 0,001 sec = 1ms tiež skontrolovať o definícii obdobia [url = http://www.cs.umd.edu/class/sum2003/cmsc311/Notes/Overall/clock.html] Čo je to hodín? [/url] Alex