A
ahmadagha23
Guest
Nazdar
Chcem, aby simulovali môj maped VHDL kód syntetizovaný podľa synplifypro7.5.1 (*. VHM filecreated by synplify), ale keď som zostavením synplify.vhd súbor (ktorý je potrebný pre simuláciu *. VHM code), ktoré Modelsim ju získať chybu (on-line 128 a 304 zo synplify.vhd kód), ale kód je pravda, a keď som ju skompilovaná ActivHDL sa zostavujú bez chýb.
Prečo niektoré krát VHDL kód, ktorý je naozaj comiled by ActivHDL nie kompilovaný (dostanete chyby), ktoré Modelsim?
Prosím, pomôžte mi.
Pre viac informácií prejdite Modelsim softvéru tretích strán v synplify pomoc.
díky moc
Chcem, aby simulovali môj maped VHDL kód syntetizovaný podľa synplifypro7.5.1 (*. VHM filecreated by synplify), ale keď som zostavením synplify.vhd súbor (ktorý je potrebný pre simuláciu *. VHM code), ktoré Modelsim ju získať chybu (on-line 128 a 304 zo synplify.vhd kód), ale kód je pravda, a keď som ju skompilovaná ActivHDL sa zostavujú bez chýb.
Prečo niektoré krát VHDL kód, ktorý je naozaj comiled by ActivHDL nie kompilovaný (dostanete chyby), ktoré Modelsim?
Prosím, pomôžte mi.
Pre viac informácií prejdite Modelsim softvéru tretích strán v synplify pomoc.
díky moc