VHDL kód pre d flipflop

[divyak]

plz povedz mi, VHDL kód pre d flipflop využívanie štrukturálnych modelov .. vďaka

 

[rancohen_2000]

Kód: knižnica IEEE, použitie IEEE.std_logic_1164.all, osoba d_ff_srss je port (d, CLK, reset, nastavenie: v std_logic q: z std_logic), koniec d_ff_srss, architektúra d_ff_srss z d_ff_srss je začať proces (CLK) začať ak clk'event a CLK = '1 'potom ak reset = '1' potom Q

 

[maksya]

[Quote = divyak] plz povedz mi, VHDL kód pre d flipflop pomocou štrukturálneho modelu .. Vďaka [/quote] Myslíte popísať D-spustiť ako štruktúra nie je a brány?

 

[huahudiao]

Len doplnenie: rancohen_2000 kód descibes DFF s Sync / reset. Niektorí, ako DFFs 7474 sa async set / reset.

 

[rancohen_2000]

pre asynchrónne to bude: knižnica IEEE, použitie IEEE.std_logic_1164.all, osoba d_ff_aras je port (d, CLK, reset, nastavenie: v std_logic q: z std_logic), koniec d_ff_aras, architektúra d_ff_aras z d_ff_aras je začať proces (CLK , reset, nastavenie) začať ak reset = '1 'potom Q

 

[xstal]

Ahoj divyak Myslím si, že nepožiadala o DFF VHDL kódu v správaní, modelovanie. Si výslovne požiadal o štrukturálne modelovanie. na ktoré môžete písať kód pre NAND a použiť ju ako súčasť v návrhu. Môžete portmap NAND brány ako za svoje logické FF obvodu. Ak je to pomôže, že je v poriadku, ak zistíte, že nejaký problém, dajte mi prosím vedieť. Viem, že môžete stretnúť nejaký problém v časovania flip flop.

 

[nand_gates]

Tu je to, čo hľadáte ...

 knižnica IEEE, použitie ieee.std_logic_1164.all, osoba my_nand je port (A: v std_logic, b: v std_logic, c: v std_logic, y: z std_logic), koniec my_nand, architektúra správať v my_nand je začať - správať y

 

[richardyue]

Hľadanie on-line na vašu otázku.

 

[rasj12]

Ahoj, tu je kód WHT ur pýtať .... subjekt Ngate je port (A, B: v bit, C: z bit), koniec Ngate, architektúra správať v Ngate je začať proces (a, b) ac začať

 

[Ikeuchi]

Kód: Knižnica IEEE, použitie ieee.std_logic_1164.all, ENTITY dtri je port (CLK, clrn, PRN: IN std_logic; D: std_logic q: OUT std_logic), koniec dtri, ARCHITEKTÚRA A dtri je začať proces (CLK , clrn, PRN) BEGIN IF clrn = '0 'a PRN / = 0', potom q

 

[lucbra]

3 Poznámky 1. Tento príspevok je 5 rokov 2. Prečo sa snažíte znovu vynájsť koleso, vyššie uvedený kód (# 7) je správne 3. ste miešania správanie a RTL