Verilog, Verilog-A a Verilog-AMS

Verilog je určená pre digitálny dizajn.
Ďalšie dva sú správania jazyk pre analógový model.

 
Verilog sa používa pre opis číslicových obvodov a je citlivý len na logickej úrovni 1 & logické úrovne 0.Verilog _A & verilog_AMS sa používa na opis analógových obvodov & je citlivý na analógové signály.

 
Verilog ==> log, ako je jazyk C

Verilog-Verilog-AMS ==> analógové opisuje správanie, ako je odpor, čiapky, indukčnosťou alebo operačný zosilňovač

 
Verilog (Verilog-D): jeden z dvoch hlavných HDL pre digitálne
Verilog-: Jazyk pre modelovanie správania Analog
Verilog-AMS: Jazyk pre Analog Mixed Signal systém
Ospravedlňujeme sa, ale musíte prihlásiť do zobrazenie túto prílohu

 
Verilog - pre digitálne
Verilog --- pre analógové
Verilog AMS ---- pre zmiešaný signál

 

Welcome to EDABoard.com

Sponsor

Back
Top