Verilog pre Delenie n proti ..

[ec10404]

Ahoj priatelia môžu u mi Verilog kód pre delenie čítače N pre darcu hodiny a pracovný cyklus.

 

[lordsathish]

Tento kód je pre mod 9 Modul čítača čítač (Q, hodiny, jasné, OP), výstupné operácie, výstup [03:00] Q, vstup hodiny, jasné, reg [03:00] Q; Vždy @ (posedge hodín alebo negedge jasné) začína if (clear) Q = 4'd0;! if (Q == 4'd9) Q = 4'd0, inak Q = (Q + 1), koniec priradiť op = (Q == 4 " D9)? 01:00; endmodule