Verilog konštanty s parametricky bitová šírka

[fcfusion]

Ahoj všetci Mám otázku ohľadom neustále assigments s parametrami bitová šírka. Napríklad, chcem inicializovať register s konštantnou hodnotou 10. Ak chcem používať pevnú bitovú šírku jediné, čo musím urobiť, je: reg [07:00] čokoľvek; Vždy @ (posedge) začať bez ohľadu na

 

[mrflibble]

 parameter Nbits = 16; reg [Nbits-1: 0] bez ohľadu; bez ohľadu na