Verilog a VHDL syntéza

[sujithchakra]

Ahoj, Môže mi niekto povedať, či môžeme syntetizovať Verilog a VHDL súbory spolu do netlist v Verilog pomocou Cadence PKS nástroj? Vďaka, Sujith Chakra