vcs vs ncverilog

D

DeepIC

Guest
ahoj, všetci,

simulátor, ktorý používate?VCS alebo NC-Verilog?
Cítim VCS GUI je príliš jednoduché a menej výkonné, ako
Nc-Verilog.Myslíte si, že áno?

deepic

 
Nikdy som použitie VCS, ale práca s NC-Verilog.
ncverilog 4.0 je mocnejšie ako ncverilog 3.x, najmä GUI a vlny diváka.

 
Miluju VCS,
VCS, ale iba simuluje Verilog, môže LDV simuluje Verilog a VHDL

 
Sim Model má dobré GUI, ale NC - Verilog je oveľa oveľa rýchlejšie, keď simulačné časy sú väčšie, a to najmä NC-Sim pre zmiešaný režim simulácie

 
VCS je zostavený simulátore.Kompilácia proces trvá dlhšie, ale simulácia trvá kratšie.Urobil som mierka raz medzi NS VCS vs Verilog, a videl som, že VCS je 11 krát rýchlejšie ako NC-Verilog.

 
aj keď som nikdy nepoužíval VCS, aj srdce asi vcs sa používa vo veľkých design

 
VCS majú DiretC a Vera-inferface,
je to dôvod k voľbe VCS?

 
Laplace,

Je ťažké uveriť, že VCS je rádovo rýchlejší ako NC NC Verilog, pretože je tiež zostavený.NC vlastne znamená "rodilý Compiled (alebo kód, alebo tak niečo)".Uistite sa, že ste načasovanie simulácií v oboch prípadoch, a nie vrátane kompilácie krát od kompilácia by mala nastať len vtedy, keď netlist, nie stimul, zmeny.

Jeden rys, užitočné pre overenie, že VCS ktorý je prepínač, ktorý umožňuje 2-stav simulácie.Táto funkcia môže byť užitočná pre overenie spustenie podmienky.

Radix

 
Radix,

Pozrel som sa po docs svoju správu, a videl, že sa mýlim.Urobil som mierka medzi VCS a Verilog XL (otec Verilog NC) NC-ne Verilog.Ospravedlňujem sa za to mis-informácie.

 
i love nc-Verilog, je zaostalý Compability na Verilog-XL,
veľa starých vzorov sú podpísal s XL, hneď zistíme, nesúlad s
niektoré staré konštrukcie, môžeme previesť easyily prostredia XL,
a uvidíme, či problém je spôsobený NS ...- Pokúste sa zhromaždiť viac bodov

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />
 
Vie niekto, aká je posledná verzia VCS?
VCS je posledná verzia s vyššou rýchlosťou ako simulácia LDV 4.0?
A ako o presnosti medzi nimi?

Silicon

 
Myslím, že je verzia 7.0, ktorá vyjde čoskoro.Avšak, najnovšia verzia pre d / l od svojich stránkach, je 6,2, ktorý bol prepustený pre 7/15/02 decembra, HP_UX, IBM, Linux a SUN platformy.

 
V nadväznosti som našiel tejto tlačovej správe, z júna 2002, na webových stránkach Synopsys:

http://www.synopsys.com/news/announce/press2002/vcs70_pr.html

Na konci článku uvádzajú dostupnosť verzie 7.0 za 4. štvrťrok 2002.Je zrejmé, že sú to trochu pošmyknutia.

 
všetky simulátory majú dve režime.jeden je debug mód, jeden je výkon systému.
takže keď simulácia, musíte vedieť, ktorý váš simulátore je in
veľa šťastia.

 
DeepIC Napísal:

VCS majú DiretC a Vera-inferface,

je to dôvod k voľbe VCS?
 
vcs je oveľa rýchlejší ako NC na úrovni RTL, ale u brány úrovni, bude vcs byť nejaký problém

 
Myslím, že VCS je veľmi priateľský na použitie pre nás menej výkonných funkcií.a ja by som využiť nc-Verilog.Nemám najnovšiu verziu LDV.By mal niekto rád, aby mi na rozpor medzi najnovšie a 3.x, LDV len o ncverilog.

 
viac ako 2M bránu na úrovni simulácie, NC-Verilog je lepšia ako VCS.

 
Najnovšie verzie LDV je 4.10.Ja viem, aký je rozdiel medzi ním a 3.x na výkon.Avšak.GUI sa zlepšili a nahradiť signalscan s simvision.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top