variabilné vstupné brány vo VHDL?

[bjerkely]

Je možné definovať vstupné n logického obvodu, kde n je generický parameter? Dík

 

[tosonal.jain]

Áno, u hi dá určite použiť všeobecné vyhlásenie, aby n-i / p brány. Nižšie dávam kód pre jednoduchú N-I / P a bránou. Ale aj WÜD odporúčame, aby u nájdete a prečítajte si niektoré dôležité knihy, ako je J. Perry a Bhasker pre basiocs ako otázka u HAV požiadal je jednoduchý základnú otázku. Knižnica IEEE; použitie ieee.std_logic_1164.all, osoba gen_and je obyčajný (N: integer: = 2), port (A, B: v std_logic C: z std_logic), koniec osoba, architektúra arch1 z gen_and je začať C

 

[bjerkely]

Kód, ktorý ste zaslali, nie je n-gate vstup a kamarát, v skutočnosti je to len 2-vstup a. Môžete definovať všeobecný parameter N, ale nechcete používať, tak čo to má zmysel? Čo sa pýtam, je pod ... Mimochodom, mám dve knihy v tlačenej podobe, ktoré ste spomenuli, ďakujem za radu I1 -------- | i2 -------- | i3 ----- --- | .---------| A ----> F .---------| .---------| na ----- --- |

 

[tosonal.jain]

Je mi ľúto, tu je správne kód. Som veľmi veľmi ľúto rovnaké. Láskavo viď nasledujúci kód knižnice IEEE, použitie ieee.std_logic_1164.all, osoba gen_and je obyčajný (N: integer: = 5), port (A: v std_logic_vector (n downto 1), C: z std_logic), koniec subjektu, architektúra arch1 z gen_and je signál S: std_logic_vector ((n +1) downto 1), začína s (1)