Unknow vyhlásenie

[ThaiHoa]

Vie niekto, jasne o tieto tvrdenia?
1./ $ Setuphold (posedge Clk, negedge SK, Tcv2ch, Tch2cx, SetupHoldViolation_CS_pClk)
2. / $ Šírka (posedge SK, Tcv2cx, 0, PulseWidthViolation_CS_CS)
3./ Message_on $ test = $ plusargs ( "message_on");
4./
špecifikovať
if (wFlag_accesspA) (posedge Clk => Data_out [0]: 1'bx) = (T1, T2)
if (wFlag_retainpA) (Clk *> Data_out) = (Tch2qx, Tch2qx);
endspecify
5./
počiatočné
začať
$ Sdf_annotate ( "b2hs111_2kx16x8.sdf ",,,,,,);
koniec

Vďaka, môžete mi pomoct o syntax a ako používať tieto výkazy

 

[heartfree]

Všetky thoes sú Verilog systém úloha, načasovanie skontrolovať, či pulz, sdf attonate ....
položiť ncsim pomoc dokumenty, môžete získať ďalšie informácie.
vďaka

 

[ThaiHoa]

kde sa môžeme dostať NCSIM doc?Mohli by ste mi prosím ukázať odkazy máte o NCSIM?

 

[niuniu]

to je Verilog-XL odkaz.nájdete podrobné informácie o všetkých týchto výhľadových vyhláseniach.tento dokument nie je pre učenie, je lepšie si kúpiť knihu, alebo nájsť jeden ebook oblasti.
Ospravedlňujeme sa, ale musíte prihlásiť do zobrazenie túto prílohu

 

[ThaiHoa]

Až do teraz, já vím, že kontrola porušenie pomocou nastavenia $ $ $ držať alebo setuphold je veľmi dôležitá vec, písomne MODEL predovšetkým v reálnom stave (s oneskorenia).
Vďaka za niuniu pre Verilog-XL ref, nájdem nejaké zaujímavé veci v dokumente.
Ak potrebujete niečo o pole ASIC, dajte mi vedieť, keď mám, budem zdieľať s vami.