Tri syntézy problémov

[doreen105]

Ahoj všetci, mám nejaké problémy syntézy, vďaka za pomoc 1) Aj bez použitia RTL prekladač GUI, musím nastaviť pathdelay, ako sa môžem cesty informácie? Napríklad, tam sú A, B, C, D registrovať design.And existuje cesta medzi A a B, ale žiadna cesta medzi C a D. Ako mám vedieť? len z RTL netlist?? 2) Mám nastaviť obmedzenie pre každú cestu? 3) Aké obmedzenia by mala byť poskytnutá vo zlievarni?

 

[linghan]

1) môžete sledovať cestu pomocou nástrojov ako Verdi. V DC je možné použiť príkazom get_timing_path pozrieť sa na to. 2) Je potrebné závisí na dizajne účelu. 3) Obmedzenie by malo závisí na konštrukcii účelu, ale nie fondary.

 

[kbulusu]

Pre 1, Čo myslíš tým, že žiadna cesta? Sú vaše mysle načasovanie informácie? Ak je časovanie informácie chýbajú, potom v magma ENV, môžete otázku týkajúcu sa časového údaje o danom registri. Ak si chcete skontrolovať DataPath medzi C a D, môžete napísať jednoduchý skript v Perlu, či existuje súvislosť medzi C a D. Je veľmi ľahké ladenie, ak ste v magma syntéze ENV ako datamode je veľmi silný. Áno, mal by váš návrh je úplne obmedzený, ak si je veľmi istý, že ignoroval cesta nie je nikdy vykonávaná. ur. lib bude zabezpečovať UR predajcu / zlievárne. Budú obsahovať env (PVT) podmienky pre daný proces. Zvyšok sú závislé na konštrukcii.

Ahoj všetci, mám nejaké problémy syntézy, vďaka za pomoc 1) Aj bez použitia RTL prekladač GUI, musím nastaviť pathdelay, ako sa môžem cesty informácie? Napríklad, tam sú, B, C, D registrovať design.And existuje cesta medzi A a B, ale žiadna cesta medzi C a D. Ako mám vedieť? len z RTL netlist?? 2) Mám nastaviť obmedzenie pre každú cestu? 3) Aké obmedzenia by mala byť poskytnutá vo zlievarni?

 

[aravind]

V rtlcompiler najprv skontrolujte cesty sú k dispozícii správy časovanie z A-na B potom platí obmedzenie. bez ohľadu na chybu, obmedzenie môžete použiť v rtlcompiler.report časovania chuchvalcov vám dá jasnú predstavu. Vďaka Aravind