D
derrick_chi
Guest
Snažím sa naučiť písať testbenches pre svoje súbory VHDL v Tcl, a potom spustiť v simulátore ModelSim. Viem, ako spustiť Tcl a to súbory, ale neviem, ako písať testbenches. Môžem kód TCL, ale nie som si istý, ako písať testbench kód. Čo by mi pomohol nejaký príklad z VHDL kód a napríklad Tcl testbench súbor, ktorý chcete ísť spolu s ním, môže mi niekto pomoct s tým? Mám drobné VHDL kód, ktorý som si po, či niekto by sa, aby mi pomohol pochopiť, ako písať Tcl testbench pre kód, ktorý by bolo skvelé, alebo len poštou napríklad už máte.