týkajúce VREF a GCLK bánk v FPGA

[Kil]

nazdar,

Som pracujúci na 2 pre FPGA Virtex Mám základné pochybnosť

1.Som pomocou bankových 5 pre mojej vstupy a výstupy.Mám VREF v banke, ktorá nie je pripojená k dodaniu (3.3).mojej pochybnosti spočíva v tom, či by sa aj pripojiť na napájacie napätie.i když nejsem s použitím I / O každej banke mám pripojiť VREF tejto banky na corresponidng napätia alebo môžem opustiť ako nesúvisia.
ak u pripojenie pin z VREF na napätie je dost ako ostatné VREF sú vnútorne prepojené navzájom.

2.Aké sú VCCINT, VCCAUX, VCCO, VREF VIN, VTS v FPGA žiadne špeciálne pravidlá, ktoré musia byť followd pri práci s nimi a každá banka môže mať rôzne
VCCAUX ponuky a každá banka môže byť dodávaný s rôznymi GCLK (povedzme 5 banky má GCLK5S a GCLK4P by mal mať rovnaké dodávky GCLK ako interne sú napojené na rovnakej GCLK vpravo).

pozdravy
Kil

 

[Maksym]

1.Nevím, co je tam s Virtex2Pro, ale vždy VREF pinů je potreba iba pre napätie IO-referencovaných normy (napríklad SSTL).

devices you can leave these pins unconnected (or user-defined) if you use single-ended IO standards (LVTTL, etc...).

Napríklad v Cyclone
zariadení môžete nechať tieto vývody nespojenými (alebo užívateľa-definované) v prípade, že používate jediný skončil IO-noriem (LVTTL,
atď ..).Ale v Stratix vášho musieť pripojiť VREF to zodpovedalo zásobovania.

2.VCCINT - dodávky základných obvodov FPGA (vždy IO a základné okruhy použitie rôznych dodávok)

VREF - referenčné napätie pre napätie-IO referencie dodávok

Pre jasný opis prečítať súvisiace dokumenty na xilinx.com