Vážený pane, podľa môjho návrhu, musím skontrolovať, či hodiny, doba je 2.5ns zakaždým (v každej posedge). Ako by som mal napísať systému Verilog tvrdenie overiť clockperiod?? Prosím, pomôžte!
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
