STA Problém s Encounter

F

Fahmy

Guest
Zdravím všetkých, som sa stretávať s problémami s STA Stretnutie soc. V návrhu som pracoval, tam sú niektoré registre ako nastaviť a resetovať riadený nejakú logiku. Táto logika môže byť vyvolaná hodín. Táto logika je navrhnutý takým spôsobom, ktorý zabezpečuje, že iba jedna z nich (jeden súbor, alebo reset) by mohli byť aktívne súčasne. Stretnutie však nepozná logiku vzťah medzi dvoma signálmi a správy porušenie kvôli súčasnej deassertion ako nastaviť a reset (vedený rovnakým hodín okraji), ktoré som si istý, že toto porušenie nie je pravda. Moja otázka je, že existuje spôsob, ktorým môžem pokyn nástroj na likvidáciu tohto druhu porušenia? A premýšľali o logickú funkciu, keď robíte STA? (Bez zakázanie žiadne ďalšie časové kontroly, ktoré by mohli byť reálne) S pozdravom Fahmy
 
Týmto zakážete asynchrónne kontrolu na flope základ. Ja nezabudnem na presnú syntax ale niečo také ... set_disable_timing-SET od-do RESET [get_lib_cell FLOP *] set_disable_timing-od-do RESET SET [get_lib_cell FLOP *]
 
Ahoj Shelby Vďaka za pomoc. ale bohužiaľ to nefungovalo, pretože nástroj nevidí cestu od nastaviť reset. To sa stará o cesty, ktoré sú pretekárske spolu jeden z hodiny jazdy kombinačné logiku nastavenia a druhá je z rovnakej hodiny reset. Nastavenie falošnú cestu na jednu z týchto dvoch ciest môže skrývať ďalšie časové kontroly v reálnom .. Máte iný nápad?
 
Je potrebné zakázať nastavenie a reset jeden po druhom na vykonávanie správnej regenerácii a odstránenie kontroly. HTH Shitansh
 
[Quote = Fahmy] Zdravím všetkých, som sa stretávať s problémami s STA Stretnutie soc. V návrhu som pracoval, tam sú niektoré registre ako nastaviť a resetovať riadený nejakú logiku. Táto logika môže byť vyvolaná hodín. Táto logika je navrhnutý takým spôsobom, ktorý zabezpečuje, že iba jedna z nich (jeden súbor, alebo reset) by mohli byť aktívne súčasne. Stretnutie však nepozná logiku vzťah medzi dvoma signálmi a správy porušenie kvôli súčasnej deassertion ako nastaviť a reset (vedený rovnakým hodín okraji), ktoré som si istý, že toto porušenie nie je pravda. Moja otázka je, že existuje spôsob, ktorým môžem pokyn nástroj na likvidáciu tohto druhu porušenia? A premýšľali o logickú funkciu, keď robíte STA? (Bez zakázanie žiadne ďalšie časové kontroly, ktoré by mohli byť reálne) S pozdravom Fahmy [/quote] Je možné nastaviť a resetovať jeden hodinový okraj? ako je to popísané v. lib formátu?
 
[Quote = Fahmy] ... Nástroj nevidí cestu od nastaviť reset. To sa stará o cesty, ktoré sú pretekárske spolu jeden z hodiny jazdy kombinačné logiku nastavenia a druhá je z rovnakej hodiny reset. [/Quote] Ak načasovanie kontroly medzi súborom a RESET na rovnakom flope, potom nástroj vidí a "arc" medzi týmito dvoma kolíkmi. Tento oblúk je definovaný v súbore. Lib a môže spôsobiť porušenie, ako ste popísal. Ak je to skutočne tak, potom môžete zakázať časový oblúk definovaných v. Lib sa set_disable_timing, ako som sa zmienil.
 
skúste set_multicycle_path medzi súborom a signálu RESET a naopak
 
Shelby pravdu. Nasledujúce príkazy rieši problém set_disable_timing-od nasadenia do RESET [get_lib_cell FLOP *] set_disable_timing-od-do RESET SET [get_lib_cell FLOP *] som súbor false_path namiesto nich, a nemali prácu stretnúť.
 

Welcome to EDABoard.com

Sponsor

Back
Top