Spomienky a tvorcovia verejnej mienky, FPGA

[salma ali bakr]

Ahoj, keď chcem mať spomienky a mienky v mojom FPGA design ... je "hlavný generátor" jediný spôsob, ako pridať?? Vďaka, Salma

 

[mmoctar]

Môžete skúsiť šablóny jazyk ISE. Je to veľmi jednoduché je používať.

 

[echo47]

Dobrý FPGA syntetizátory podporu HDL * násobenie operátora, a umožňujú definovať RAM v HDL ako pole registrov. Možno budete musieť napísať HDL špecifickým spôsobom, takže nájdete v užívateľskej príručke o radu. Napríklad, ak používate Xilinx ISE, potom nájdete v príručke užívateľa XST kapitole "HDL kódovacie techniky".

 

[abhikohli]

Súhlasím s echo, chcela dodať To isté platí aj pre RAM. Ak je písomná u've ur HDL podľa smerníc pre kódovanie synth. Nástroj by sa ľahko odvodiť embedded RAM blok FPGA. Skôr, synth nástroje sú veľmi vyspelé, takže teraz odvodiť RAM / násobiča pomerne ľahko, ak u've písaný v HDL spôsobom, ktorý nástroj sa predajcu žiadal, aby sa .. Tiež u ľahko vytvoriť inštanciu tieto prvky z knižnice syntézy (Ak používate Xilinx / XST nájdete lib.pdf pre konkretizáciu šablóna)

 

[salma ali bakr]

Vďaka hoši, tak je to buď priamo právo "syntetizovatelné" HDL kódu alebo spúšťanie pamäte na čipe (priamo alebo jadro generátora), alebo off-chip pamäte (čo je úplne iný príbeh, samozrejme)

 

[abhikohli]

Áno, to je správne. A ako správne mmoctar vyššie Ak používate Xilinx ISE, môžete použiť jazyk chrámy (myslím, že v ponuke Úpravy) sa u'll dostať to, čo je správny kód pre infering Bram a multiplikátor pre rôzne zariadenia Xilinx. (Aj keď ISE nepotrebuje žiadne špeciálne zaobchádzanie pre násobenie, * operátor vyvodzovať násobič, ak je k dispozícii).