Spartan 3 - Externé SRAM rozhranie

[cmos babe]

Ahoj, chcem urobiť FPGA, SRAM interface.This je prvýkrát, čo som sa pripojiť FPGA s okolitým svetom a tak som potrebovať pomoc. V prípade, že frekvencia sa meniť ubytovať offset in / out pred / po hodinový čas + čítanie / zápis cyklu? Vďaka (=

 

[echo47]

Aký typ SRAM? Aká je vaša rýchlosť hodín teraz? Používate spoločnú FPGA doske? Niekto možno už príklad kódu.

 

[Iouri]

Ste si istí, že je SRAM nie je SDRAM?

 

[cmos babe]

[Quote = echo47] Aký typ SRAM? Aká je vaša rýchlosť hodín teraz? Používate spoločnú FPGA doske? Niekto možno už príklad kódu. [/Quote] Áno, som pomocou Spartan 3 Starter radu od Digilent. Má tento čip SRAM http://www.issi.com/pdf/61LV25616AL.pdf ...

 

[jdhar]

SRAM je asynchrónny, takže čas je vedľajšie ... tak dlho, ako budete spĺňať prístup dobe SRAM, budete v poriadku. Ak máte prístup k 10ns čas, to je 100 MHz maximálna rýchlosť hodín môžete mať .... SRAM, ale v skutočnosti nepoužíva hodín.

 

[cmos babe]

Okrem prístupu meškať zavedené hodiny do-pad cestu a podložky na nastavenie cesty .. Nemala by to byť pridaný do prístupová doba k calcaculate hodín max rýchlosť?

 

[echo47]

Áno, je potrebné zvážiť FPGA I / O oneskorenie tiež. K minimalizácii týchto oneskorení, sa snažia dať svoje I / O registre do IOBs namiesto bežnej logiky tkaniny. Tiež nastaviť výstup zabil na FAST. Ak je celkové oneskorenie je stále príliš veľa, môžete znížiť frekvenciu, alebo pridať ďalší hodinový cyklus ku svojmu načasovanie prístup SRAM. Niektoré z projektov, Xilinx Príklad použitia SRAM: http://www.xilinx.com/products/boards/DO-SPAR3-DK/reference_designs.htm