D
davyzhu
Guest
Ahoj, chcem sa skladacie Verilog kód GVIM. Kód Verilog doložka "začína" - "end" páru. Existuje nejaký návod hovoriť o tom, ako používať pri skladaní GVIM? A to GVIM podporuje "začína" - "Koniec" pár skladanie? Vďaka! BTW, môj GVIM verzia 6.2. S pozdravom, Davy