simulácie diagram oka pre pamäť DDR

[buenos]

Dobrý deň som sa pokúsil simulovať pamäte DDR zbernica: procesor a pamäť SODIMM na 400mt / s, 64 bit. Mal som problémy s adresovať zbernicu. adresovať zbernici je problematické, pretože všetky čipy na pamäťových modulov je zaťaženie v rovnakom čase. to nie je prípad pre dátovú zbernicu. tak, najskôr som simulovať to, keď som pripojený jeden pamäťový čip IBIS súbor modulu kolíky. Výsledok diagram oka vyzerala pekne. neskôr som pridelený súbor EBD pamäťového modulu z pamäte dodávateľa a simulované znovu. Výsledok vyzerá k ničomu. Myslím, že nechcel pracovať na prototype. jedna dôležitá vec: Niekedy mám správy, že pin38 z U5 nemá žiadny model v súbore ... (U5 je na module pravdepodobne) som paralelných a sériových zakončenie, ale musel som zmeniť vrstiev niekoľkokrát po pamäti. šitie priechody sú o každých 0,5 ... 1 cm. Použil som hyperlynxx pre simuláciu. Tak prečo tak zlý výsledok? čo je na tom rozdiel? Je to preto, že moje PCB? Ak áno, tak prečo to bolo dobré s jedným čipom IBIS Modell? Mimochodom, v čom je chyba?

 

[venkat_kvr]

kde u vzali krivky? na pin SODIMM alebo PIN IC na SODIMM. pri frekvencii WHT u ktorej simulovali adresu signály v oboch prípadoch?

 

[buenos]

na SODIMM PIN svoje žlté, na pinu procesora, jeho červená. 200MHz. pre DDR-400, to je adresa zbernica Frekvencia: 5ns/bit času. [Size = 2] [color = # 999999] Pridané po 32 minútach: [/color] [/size] Tu je nová simulácia: hyperlynx multiboard simuláciu súboru pamäťový modul hyperlynx a môj PCB hyperlynx súboru. iné znova.

 

[venkat_kvr]

obvykle adresu signál je z polovice na taktovaciu frekvenciu, pretože adresa zostáva rovnaká po trochu mimo takt tj ak hodiny, aby transistion 1 - 0 a 0 až 1 adresa nebude to transistions zostáva rovnaká. tak simulovať adresu signálu v polovici hodín frequecny a skontrolujte priebehov.

 

[buenos]

To bolo už napoly! Údaje obdobie = 2.5ns, adresa obdobie = 5ns. Hodiny obdobie 5ns: 200MHz refclk. rýchlosť prenosu dát na dátové zbernice = 400mt / s.

 

[venkat_kvr]

Môj návrh je simulovať dátového signálu na frekvencii a adresu, riadiace signály v polovici taktovaciu frekvenciu.

 

[buenos]

Rýchlosť prenosu dát sa nerovná frekvenciu. jeho 2xF_clk. Adresa sadzba = F_clk bit obdobie je polovičná frekvenciu signálu pre všetky obdĺžnikový-ako signály. "0101" = 2 * signal_period = 4 * data_period by podľa vás mala simulovať na polovičný frekvenciu, ako sú spustené? Prečo? I dont pochopiť, [size = 2] [color = # 999999] Pridané po 23 minútach: [/color] [/size] Pozrela som sa na signál na čip pamäte DIMM na jeho oveľa krajší: