SAD s FPGA

J

Jayson

Guest
Má niekto mať akýkoľvek odkaz vzorov SAD implementovaný na FPGA?

Tento druh informácií Hľadám zahŕňa schémy pre prepojenie rôznych Componenets predovšetkým ADC.Nasleduje ako HDL blokov prísť spoločne kontrolovať ADC získať dáta, ktoré potom prechádza do skutočnej SAD motora.

Má niekto urobiť niečo takého a že by boli ochotní podeliť sa o svoje konštrukciu ako odkaz?

- Jayson

 
V súčasnosti tam cítim neexistujú FPGA (Actel, Xilinx, @ ltera urobiť), ktoré ADC a DAC vložené dovnútra.Možno vykonávať len digitálny filers a matematické logiky with ADC a DACs.Ak atleast analógové a komparátor a DAC (R-2R rebrík sieť) je prítomný vo vnútri FPGA potom Postupné zbližovanie alebo Delta-Sigma ADCS môže byť postavený vnútri FPGA potrebné pre "analógového na digitálne vysielanie" a "digitálneho na analógový" domain konverzie .

 
hai,

Existuje nejaký other technológii implementovať ADC a DAC na čipe,
tj cuastom stavať čip

nashledanou

 
Moja otázka znie:

Môže FPGA založené SAD prekonať špecializovaný SAD?

Určite, jeho milá, pretože si môžete prispôsobiť okolia, ale môžete ju porovnať s výkonom?

I dont vedieť, pretože já dont vedieť ani technológie, ktoré rovnako ....

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />
 
Ako obvykle sa deje v reálnom slovo ...Záleží na vašu žiadosť.Pre filtrovanie, mapovanie, ffting

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsmev" border="0" />

atď Som si istý, že táto nová generácia FPGA (napríklad Stratix) môže prekonať akékoľvek DSP čipov na trhu (napr. TI zver).Pozri @ ltera a Xilinx stránky, tam je veľa informácií, ktoré (trochu skreslené, ale spoločnosť to dosť dobré získať predstavu)
Porovnanie SAD čipy ASIC (Graychip a priatelia) a FPGA
to je iný svet, ale FPGA sú výhry viac a viac kolies.

 
Nemyslím si, že TI je najlepšie SAD predajcu, Analog sa tiež veľmi silný DSP.For FPGA Myslím si, že môžete myslieť na vykonanie niektorých algoritmis ak potrebujete rýchlosť kalkul, že každý DSP možno vykonať auterwaise myslím, že SAD je lepší.
Dovidenia
G.

 
Ak používate lineárne algoritmu, ako je napríklad digitálny filter FFT, FPGA viac rýchlejší ako SAD.Ale veľká FPGA ďalšie náklady.Pre nízke rýchlosti aplikácie SAD lepší vo všetkých prípadoch.FPGA s ADC je fantastish - dnes žiadny predajcovia na tento produkt ...

 
http://www.dte.eis.uva.es/OpenProjects/OpenDSP/indice.htm
to mať 16bits dsp model ..Odkaz na vaších iba

alebo

Quijote ponúka vynikajúcu architektúru kombinujúci najmocnejším SAD, Texas Instruments TMS320C6416 najnovšie digitálny signálový procesor s veľkým Xilinx FPGA Virtex-II,
s využitím najlepšie z oboch svetov dodať neuveriteľné šírky pásma a flexibilitu pre veľmi náročné aplikácie.

http://www.entegra.co.uk/quixote.htm

 
Já vím, že neexistujú žiadne FPGA
je s vnútorným ADCS.Keď som uverejnil nasledujúce:

Citácia:

Tento druh informácií Hľadám zahŕňa schémy pre prepojenie rôznych Componenets predovšetkým ADC.
Nasleduje ako HDL blokov prísť spoločne kontrolovať ADC získať dáta, ktoré potom prechádza do skutočnej SAD motora.
 
Dobrý deň, budete chcieť tot check out:

Meyer-BAES, "Uwe Digital Signal Processing sa pole programovateľné hradlové pole"

Obaly dávky.

Spit

 
Ten zahŕňa VHDL (FPGA založené) len nie hardware, ten neukazuje, ako získať dáta, sa do pamäte potom na ňom budú pracovať, že
je to viac, ako je na vysokej úrovni.Za druhé, neexistujú žiadne schémy vo svojej knihe, ktorá má praktický príklad.Dovoľte mi správne, že: neexistujú žiadne elektrické schéma vo svojej knihe obdobie.On nehovorí, ako sa rozhranie ADC, ADC kontroly potom získavajú dáta,
atď
Čo by som si prial, aby sa dostali (externé) ADC, ako si môžete urobiť digitálny nízka-pass filtra, alebo o triedu lepší filter na vstupný signál.Aké parametre to, čo potrebujete vedieť?ADC je vzorkovacia frekvencia pre dáta dôležitým parametrom.Zaujímam sa o veľmi low-level koncepcie nie je na vysokej úrovni blokových schém "systémov".

- Jayson

 
Ahoj všetkým,
Pozrite sa na http://kom.auc.dk/DSP/Doc/1014_97/

SAD s FPGA a mp3 dekodér.

pozdravy.

 
Ahoj všetkým,
Môžete ísť na @ ltera domovskú nájsť niektorých súvisiacich docments SAD stavitel.
Existujú dobré schéma FPGA, ktoré je, ako s rozhraním ADC / DAC za high-rýchlosť aplikácie.A ďalších infomations ...

 
funkcie dspbuilder je to rovnaké systemgen zo Xilinx keď pre dsp, ale minúť viac prostriedkov

 
nemá někdo mať referenčný dizajn alebo niektoré informácie, vrátane hardvérových schém zo vzorky SAD vykonať pomocou FPGA -> vonkajšie ADC, pripojené k FPGA, FPGA sa niektoré SAD (povedzme filtrovania)?

- Jayson

 
Sa pozrieť na @ ltera
to Stratix SAD vývojové kity na ich webových stránkach.

 
Medzinárodné Usměrňovací má FPGA založené motora palube.Tvrdí, 10X slučky doba odozvy cez SAD spolu.

http://www.irf.com/technical-info/whitepaper/accelwp.pdf
http://www.irf.com/product-info/datasheets/data/iracv201.pdf

 
Možno budete chcieť skontrolovať dátum správy, že ste v reakcii na.

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top