s Xilinx FPGA Advantage nástroje

[Giox]

Ahoj všetci,
Já jsem se snaží využiť FPGA Advantage náradie od Mentor Graphics s cieľom rozvíjať Xilinx FPGA systémov.
Avšak v súčasnosti nie som schopný používať knižnice v Xilinx ISE Advantage.
Je tu niekto, ktoré môžu poskytnúť mi odkaz na dokument, ktorý vysvetľuje, ako integrovať knižníc ISE 7.1 v Mentor grafický nástroj (Windows verzie).
Díky moc, Giovanni

 

[Black Jack]

Giox Napísal:

Ahoj všetci,

Já jsem se snaží využiť FPGA Advantage náradie od Mentor Graphics s cieľom rozvíjať Xilinx FPGA systémov.

Avšak v súčasnosti nie som schopný používať knižnice v Xilinx ISE Advantage.

Je tu niekto, ktoré môžu poskytnúť mi odkaz na dokument, ktorý vysvetľuje, ako integrovať knižníc ISE 7.1 v Mentor grafický nástroj (Windows verzie).

Díky moc, Giovanni

 

[Giox]

Vybrala som si Mnetor grafikou, pretože to je prvá nástroja v mojej univerzity, a tak moje skúsenosti sa narodil s nimi.
Napriek tomu som našiel odpoveď na moju otázku: II musieť integrovať coregen lib v FPGA Advantage, ako je navrhnuté v
h ** p: / / www.saros.co.uk/hdlsolutions/ appsnotes / fpgaadvantage / UsingCoreGen.pdf

Dúfam, že to pomôže niekto

 

[Dainis]

Giox Napísal:

Vybrala som si Mnetor grafikou, pretože to je prvá nástroja v mojej univerzity, a tak moje skúsenosti sa narodil s nimi.

Napriek tomu som našiel odpoveď na moju otázku: II musieť integrovať coregen lib v FPGA Advantage, ako je navrhnuté v

h ** p: / / www.saros.co.uk/hdlsolutions/ appsnotes / fpgaadvantage / UsingCoreGen.pdfDúfam, že to pomôže niekto

 

[Giox]

I'm sorry, odkaz je:
h ** p: / / www.saros.co.uk / hdlsolutions / appsnotes / index.shtml
(tu sú všetky dokumenty súvisiace s touto témou)

 

[RemyMartin]

Přitakání.Synplify je lepšia ako Presné a Leo ** do spektra

 

[ljkong]

V skutočnosti možno pochopiť aj to, čo máte na mysli.
knižnicu, ktoré chcete použiť v ISE?
Ak chcete používať coregen v FA, môžete odvolať na odkaz v úlohe HDL designer., Ale ak budete používať ise7.1 a HDL návrhár nie je posledný,
nemôžete odvolávať coregen priamo v FA ..
V skutočnosti, keď vyvoláte coregen osobne, je možné vytvoriť dva súbory.jeden je. VHD alebo. proti a jeden sa. EDN.sa. VHD alebo.
v. súbor pre simuláciu a EDN je pre syntézu.môžete importovať. VHD do HDL dizajnér a úprave vlastníctva modul pre syntéz.potom môžete pracovať správne.
pre simulačné knižnicu, môžete spustiť príkaz v MS
to dos okno.
príkazu je compxlib od Xilinx.
Napríklad:
compxlib-s mti_se-l VHDL alebo Verilog-f všetkým;

potom všetky knižnice je možné zostaviť pre simuláciu vrátane simprims a unisim
atďSamozrejme, môžete si vytvoriť všetky coresponding knižnicu unisims a xilinxcorelib v HDL designer.a potom impporting sa Soure tieto súbory do knižnice. Soure sa v
adresár / Xilinx / VHDL / alebo Xilinx / Verilog.
potom je všetko v poriadku.
mentor má mnoho školenia materails.ale nemôžem previesť.
na internete je tak pomalý.
alebo môžete volať mentor
to AE.On vám môže pomôcť tiež.
veľa šťastia.