s plávajúcou desatinnou čiarkou násobič a delič vo VHDL

[Malu]

môže niekto poslať mne VHDL kód pre plávajúce desatinnou čiarkou násobič a delič.

 

[System.out]

http://www.eda.org/fphdl/

 

[FvM]

Spojené VHDL 2008 knižníc poskytuje to, čo sa spýtal: "VHDL kód pre plávajúce desatinnou čiarkou multiplikátor a delič", ale to nie je vlastne syntetizovatelné kód, podľa môjho názoru. Nepoužíva žiadne prúdové ktoré sú nevyhnutné pre praktické plávajúce IP.

 

[deepan1388]

Pane, ja potrebujem pipeline s plávajúcou desatinnou čiarkou násobič architektúry a Verilog kódy naliehavo plzzzzzzzz