sériového na paralelný a naopak prevodník

O

olrak525

Guest
môže niekto pomôcť s týmto? IDS pre Java aplikácie .. nejaký jednoduchý obvod bude robiť .. Bola by to veľká pomoc .... Vďaka hoši ...
 
Mám prototyp s-2-P a P-2-s okruhom, ktorý je písaný v jazyku VHDL. Ak chcete upraviť, dajte mi vedieť e-mailovú adresu.
 
Ahoj, farhadtehrani a olrak525. Poslal som zdrojový VHDL kód na vás. Prial by som si to možno užitočné pre vás. Bye ~ ~
 
U možno použiť ľubovoľný mikroprocesor to urobí namiesto toho bude nákladné CPLD FPGA
 
Môžete použiť sériové paralelné, a súčasne v sériovom z posuvného registra ICS
 

Welcome to EDABoard.com

Sponsor

Back
Top