Rozhranie Xilinx Coregen generované RAM s rozhraním AHB

U

urakiki

Guest
Ahoj, ja používam Xilinx coregen vytvárať ram. Môžem to ram rozhranie s rozhraním AHB. Nie je to, čo mám robiť zmeny? Vďaka KIKI
 
U potrebu napísať wrapper pre ur ram, aby ur modul kompatibilný so signálmi AHB. To môže byť master alebo slave portom v závislosti na aplikácii ur. Ak ur ram musí zapísať dáta do prídavných potom u písať Master rozhranie. Ak ur ram nemusí napísať všetky údaje a prijíma iba dáta, ktoré sú niektoré okrajové zapíše do modulu slave portu je dostačujúce. nájdete AMBA AHB príručky pre implementáciu. http://www.gaisler.com/doc/amba.pdf stránka číslo 79 a 83. ide o Srinivas
 

Welcome to EDABoard.com

Sponsor

Back
Top