Rozdiel betwen analyze-f Verilog a read_verilog v DC

[shahal]

Ako sú tieto dva príkazy líšia? analyze-f Verilog read_verilog

 

[Adam.Yakuvitz]

Možno som niečo chýba v tejto otázke. Ako príkaz napovedá, read_verilog číta v RTL a brány úrovni netlists. Analyzovať príkaz na druhej strane vytvára dizajn a obchody v intermedia (primitívny úrovni) vo formáte. - Prečítajte si design by vypľuť typ analýzy chýb - analýza ukáže sa zlúčenie problémy ako v mis-zodpovedajúcej názvy portov atď medzi Verilog súbory apod - áno

 

[Kenwood Ma]

read_verilog sú dva kroky, ktoré je, analyzovať a komplikované, ale nie odkaz návrhu automaticky.

 

[deh_fuhrer]

cez analyzovať a spracovať príkaz, ktorý by zadajte adresár, kam chcete navrhnúť súbory, ktoré budú uložené, ale v prípade read_file by návrh súbory sa automaticky ukladajú do pracovného adresára súčasnej dobe ...

 

[usaid]

Komplikované umožňuje zadať architektúry a umožňuje prepísať hodnoty parametrov ...