rekonfigurovateľných kódy

[Deepa]

Ide o jednoduchú multiplexer kód 8 * 1 MUX, pomocou 4 * 1 muxes.how Môžem to zmeniť na dosiahnutie dynamickej prispôsobivosť .. prosím, pomôžte mi v tejto témeModul mux8_to_1 (I0, I1, I2, I3, I4, I5, I6, I7, S0, s1, s2, o);
vstup I0, I1, I2, I3, I4, I5, I6, I7, S0, s1, s2;
výstup o;
reg o;
reg mux_out1, mux_out2;
MUX4_to_1 m1 (I0, I1, I2, I3, S0, s1, mux_out1);
MUX4_to_1 m2 (I4, I5, I6, I7, S0, s1, mux_out2);
mux2_to_1 m3 (mux_out1, mux_out2, s2, o);
/ / # # # Prosím, začnite Verilog kód tu # # #
endmodule

Modul MUX4_to_1 (I0, I1, I2, I3, S0, s1, o);/ / # # # Prosím, začnite Verilog kód tu # # #
vstup I0, I1, I2, I3;
výstup o;
vstupné S0, S1;
drôt d0, d1, d2, d3;
drôt o;

priradiť d0 = ~ & ~ s0 s1 &i0;
priradiť d1 = ~ s0 s1 & &i1;
priradiť d2 = s0 & ~ s1 &i2;
priradiť D3 = s0 s1 & &i3;
priradiť O = d0 | D1 | D2 | D3;
endmoduleModul mux2_to_1 (I0, I1, s, o);
vstup I0, I1, s;
výstup o;
drôt o;
prideliť o = (I0 & ~ s) | (I1 & S);

/ / # # # Prosím, začnite Verilog kód tu # # #
endmodule

 

[jarodz]

Pre váš odkaz.

Kód:

Modul MUX

(

IN,

SEL,

OUT

);parameter SEL_BITS = 4;vstup [(1 <<SEL_BITS) -1:0] V;

vstup [SEL_BITS-1: 0] SEL;

Výstup OUT;integer II;reg OUT;

Vždy @ (IN alebo SEL)

začať

pre (ii = 0; ii <1 <<SEL_BITS, ii = ii 1)

začať

if (SEL == ii)

OUT = v [ii];

koniec

koniecendmodule