Realizácia digitálneho filtra plz pomôžte.

[Mirzaaur]

Ahoj všetkým, musím implementovať FIR filter pre dlhý chvost pulzu. Môžem to urobiť s elektronikou trational filter, avšak návrh a realizáciu do Verilog je trochu mätúci vidieť počiatočný bod. každý dobrý príklad, alebo webové stránky, ktoré môžu byť vodítkom mi navrhnúť a implementovať proces jedľa pre FPGA. vďaka

 

[bangash]

použitie MATLAB 7 filtrov nástroj. Má tiež možnosť generovania kódu Verilog. Tiež Code Composer pre Xilinx ISE

 

[salma ali bakr]

využitie MATLAB pre koeficienty potom môžete vykonať konštrukčný návrh na filter, ktorý by mal: oneskorenie jednotku (ktorá by mala vstupy z ADC)-ROM jednotka pre koeficienty, multiplikátor akumulátor-buffer-MFŠ, ktorý by riadil presun vstupov a ich množenie sa koeficienty a výstupu z bufferu a hromadenia riadenie a celý chod ADC, aby bol vždy výzva, keď to skončí konverzie