rôzne výsledky z programu Leonardo Express a FPGA

[amir81]

Ahoj všetkým som napísal projektu vo VHDL. pri použití FPGA Express nie je vyvodzovať žiadne západky alebo FF, ale Leonardo hovorí, že "signál je vždy priradená. skladovanie môže byť nutné .." . Ja znovu načítať kód, aby sa stal istý Thar signály priradené vždy vo všetkých prípadoch, a ak thens, ale sú vždy priradené. Vie niekto, v čom je problém? Vďaka Amir

 

[zape]

Príspevok kód a budem sa snažiť, aby vám pomohol.

 

[juggernaut]

Táto správa sa zobrazí normálne, ak nemáte priradiť signál do resetu ...