PSRR problémy v LDO dizajne

[lxcpku]

Dobrý deň, všetko, čo mám niekoľko otázok týkajúcich sa PSRR v LDO design 1. Ak sú 3 sub-modulov v mojom LDO, potom PSRR LDO závisí na minmum PSRR na sub-modul, je to tak? 2. prvý Pozrel som sa na PSRR bandgap. Chcem PSRR o 60 dB @ 10k, ale podľa môjho návrhu, iba 57 dB @ 10k. Potom som skontroloval PSRR na operačný zosilňovač použitý v bandgap.which je 60 dB @ 100k a vyhovuje mojim potrebám. Takže, ako možno zlepšiť PSRR z bandgap bez navýšenia zisku AC OZ niekto mohol dať mi nejakú radu? návrhy a odporúčania budú vždy vítané, thx veľa

 

[peterwang]

Môžete skontrolovať nasledujúce dve tézy: kondenzátor-menej nízkou výpadok Voltage Regulator http://www.ieeeclub.com/inc/sdetail/1007 Presné, Trimless, High PSRR, nízke napätie, CMOS bandgap Referencie IC http://www.ieeeclub.com/inc/sdetail/1008

 

[lxcpku]

Nie som členom ieeeclub a nemôže stiahnuť práce ste navrhol: (

 

[peterwang]

Členstvo je bezplatné. Stačí vyplniť formulár, aby sa stal členom klubu potom si môžete stiahnuť všetko, čo je zadarmo.

 

[zyyang]

môžete ukázať svoje obvod, pls?

 

[xiaopangzi]

Môžete znížiť spätnú väzbu bod a simulovať PSRR celého okruhu sa 3 subcircuits.

 

[maofeng]

Predpokladám, že vaša PSRR je celkom kombinovaný účinok svojho obvodu. Takže nie je nutné pridať všetky PSRR dohromady (nie sú šumu). Jediné, čo musíte urobiť, je zabezpečiť prenos signálu z ponuky pre vás výstup. Potom spustite AC na PSRR.

 

[strabush]

Môžete pripojiť bandgap napájanie na výstupe LDO, používať správne prebudení obvodu. Týmto spôsobom bandgap PSRR nie je tak kritická.

 

[kumard35b]

Môžete sa pripojiť blokovací kondenzátor na výstupe z vašich bandgap napätie externe znížiť PSRR spôsobené bandgap obvody