Prosím vyriešiť môj analógový k digitálnemu konvertoru pochybnosti

H

hacksgen

Guest
To je s ohľadom na dvojaký svah ADC. assumin vstupného signálu frekvencii 10 kHz. Aká by mala byť doba integrácie. Pokiaľ viem vzorkovacia frekvencia by mala byť aspoň 2 krát vstupné frekvencie alebo viac. Predpokladám, 10x vstupná frekvencia, ktorá mi dáva 10 * 10 = 100 kHz. Ja som hádať, že táto frekvencia je integrácia time.so dostaneme 1/100khz = 10microseconds. Mám pravdu, podľa môjho názoru. Aj havent pochopil, prečo sa stále hovoríš v knihách, že doba prevodu pre dvojaké sklon je väčší ako 1milliseconds. Ak sa mýlim, potom prosím vysvetlite mi, ako by sa integračný čas sa vypočíta na základe frekvencie vstupného signálu. Vďaka za pomoc
 
Nie je to z dôvodu technologickej limity? Táto funkcia zobrazuje bez obmedzenia v čase.
 
V praxi bude dvojaké sklon ADC nepoužíva integrácie dobu kratšiu ako 1 ms, nespôsobí žiadne vhodné riešenie by mohlo byť dosiahnuté bežnými technikami merania deintegration intervalu. Nenájdete komerčné dual-svah ADC možnosť získať 10 kHz frekvenciu signálu. Ako ďalšiu poznámku, integračnej doba nie je čas odberu vzoriek by sa tento počet o Nyquistova kritériá.
 
Ak chcete MKO I dont pochopiť, ako je riešenie podieľa here.i znamenalo, že berieme do úvahy vyššie uvedený príklad povedzme, že integrácia obdobie 10us. na 130n technológiu s napájaním 1,2 V a N = 12 bitov a maximálne vstupné napätie 1V. môžeme vypočítať vstupné rozlíšenie as 1V / 2 ^ 12 = 244microvolts. pre taktovaciu frekvenciu čítače možno ho získať zo začlenenia obdobie (2 ^ n) * Tclk = 10us = ----> Tclk 2.44ns ---------------> Fclk = 409.6MHz, takže predpokladáme, že tak vysoké rýchlosti hodiny Fclk je k dispozícii počítadlo potom by malo byť možné navrhnúť také ADC. Nie je to Opravte ma, či sa mýlim. Ak chcete Fala Ďakujem za pripomienku, že doesnt link.But vyriešiť otázku, spýtal som sa. Tiež prosím dont mať vedenie hluku do úvahy tú, ako som zvyknutý predpokladať, že bude prítomný. Vaše odpovede sú veľmi oceňované.
 
Vy ste v podstate správne! pomocou niekoľkých hodinovú frekvenciu 100 MHz, by mohlo byť dosiahol značný rozlíšenie, aspoň v rámci digitálneho okruhu. Vlastne som nepovedal, to by bolo nemožné, povedal som, že prvý sa nesmie používať v praxi a 2. nenájdete komerčné zariadenia. Podľa môjho názoru je dual-svahu ako dominantný technika pre pomalé ADC bol nahradený takmer sigma-delta. Nechcem, aby to podrobne analyzovať, ale asi mohol potvrdiť to ako pozorovanie. Tam sú niektoré základné vlastnosti, ktoré všeobecne obmedziť dvojaký sklon presnosť. Integračné kondenzátor stratového činiteľa je, ale len mierne v závislosti na rýchlosti ADC. Oveľa viac závislé na rýchlosti, je nonideal porovnávacie správania. To môže byť ťažké dosiahnuť 12 bit presnosť analógových obvodov pre časti uvedené rýchlosti. Myslím, že žiadny projektant sa snažil v posledných 10 alebo dokonca 20 rokov, spôsobí ďalšie ADC princípy činnosti s najväčšou pravdepodobnosťou sú sľubné väčší úžitok. Ale ja nie som IC Designer a nie je potrebné sa rozhodnúť, čo v tejto oblasti. Ako analógové designer pomocou ADC, môžem povedať, že som nezačal nový dizajn s dvoma svahu za posledných 10 rokov. S pozdravom, Frank
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top