Prosím, pomôžte s "nárazníkovej" okruh!

[zhaoshibin]

Som navrhovaní testovací signál vyrovnávacej pamäte použité na test Tlačidlo signal.The po schmatic je možnosť, ale nemôžem analýzu jeho funkcie, niekto mi môže pomôcť? (Signál PBIAS je ovplyvnenie napätie Vin je logický signál, je VDD v rozmedzí od 6V do 12V)

 

[ieropsaltic]

Nie som si istý. Keď Vin klesne na nulu, bude BJT sa na cut-off a pre MOS, má VPBIAS celej svojej brány a zdroje, ktoré umožnia na, ale preto, že nie je aktuálna cesta (za predpokladu, že meniče vstupné je na vysokej impedancia), potom to bude v tranzistora s VDS = 0, takže menič vstupné byť VDD a jeho výstup, bude teda nulová. Pre prípad Vin je vysoká, desn't obvode sa zdajú byť správna, môže byť by ste mali skontrolovať, či je kód PIN Vin je pripojený k základni miesto producenta BJT. V tomto prípade bude BJT vstúpi nasýtenia pre vysoké Vin (logická 1), čo vedie k nízkej vstup pre menič následne spôsobí jeho výstup bude VDD.

 

[zhaoshibin]

vynikajúce body! Tiež som mal nejaké problémy v chápaní vysoké vstupné situáciu a zmenila môj návrh pomocou PNP vyrovnávacej pamäte s VIN terminál pripojený na B.