Problém s segmentácia pri použití VCS

[shweta_vlsi]

Ahoj všetkým, Im použitie VCS pre moje simuláciu, keď som kompiláciu design s VCS Dáva Segmentation fault. Im pomocou VCS2006 v RHEL3. Aj pomocou príkazov $ VCS-debug file.v

 

[bigrice911]

$ VCS-debug-f file.v file.v Ak je súbor Verilog zozname, budete musieť použiť "-f" Aby som VCS, ktorý chcete skompilovať namiesto toho brať to ako súbor Verilog.

 

[shweta_vlsi]

Ahoj bigrice911, thansks na odpoveď u, Im snažia zostaviť iba Verilog súbor nie je v zozname súborov Verilog.

 

[aji_vlsi]

[Quote = shweta_vlsi] Ahoj, Im použitie VCS pre moje simuláciu, keď som kompiláciu design s VCS Dáva Segmentation fault. Im pomocou VCS2006 v RHEL3. Aj pomocou príkazov $ VCS-debug file.v [/quote] Jasné chyby v nástroji, skúste ich novšiu / najnovšiu verziu. Inak poslať preverí, či vcs_support synopsu ... Funguje to bez-debug vlajku? Ajeetha, CVC www.noveldv.com