Problém asi simulácia PLL

[needforspeed]

Ahoj všetci Mám problém simulácie jitter PLL v kadenciu 5141. Keď som bežal PSS, sa objavila nejaká chyba: Chyba nájdená strašidlo počas pravidelných rovnovážnom stave analýzy `PSS". V1 `'je pravidelné vstupného signálu, čo je v rozpore s autonómnou obvody. PS: V1 je referenčným zdrojom PLL. Myslím, že PLL by mal byť poháňaný okruh, ale autonómny okruh. Chcem vedieť, či mám bežať PSS a pnoise dostať jitter PLL, a ako na to.

 

[ieropsaltic]

PSS nemôže simulovať s "oscilátor" možnosť v prípade pravidelných zdrojov ako Vsin alebo Vpulse je prítomný na okruhu. Ak naozaj potrebujete používať túto možnosť, môžete použiť model verilogA so svojím výkonom ako hriech vlna miesto pravidelného zdroja. Snažil som sa to pred a fungovalo to správne.

 

[needforspeed]

Vďaka za tipy. Myslím, že oscilátor možnosť PLL simuláciu je nutné, je to správne? A je tu ďalší radu PLL simulácia?