G
guduru
Guest
Ahoj, IAM pracuje na platforme Xilinx studio.when sa snažím pridať "DCT" od coregenerator ako užívateľ logiku OPB zbernica procesor Power PC im dostať nasledujúce chybe. Chyba: "Logical Block" DCT typu "dctd" .. Nemohol byť vyriešený pin meno misspelling môže spôsobiť to, že chýba Edif alebo NGC súboru, alebo misspelling názov typu Symbol 'dctadd' nie je podporovaný v cieľovej " virtexIIpro. " i syntetizované kód Xilinx 8,2 a vytvorený netlist úspešne, ale keď som sa snažil aktualizovať bitstream po importe mojej DCT jadra do projektu som dostal túto chybu. Prosím, pomôžte mi niekto pri riešení tohto problému? Vďaka vopred ....