V
verilog_work_group
Guest
Je to možné navrhnúť witout pomocou ModelSim?
C
choonlle
Guest
Videl som PPL prevedení bez ModelSim v dizajne FPGA. je to možné, ale musí mať veľa skúseností
D
deepu_s_s
Guest
ur konštrukcia musí spĺňať požiadavky ur. pri syntéze u nájdete počasie u spĺňajú požiadavky na časovanie, alebo nie. ale nemôžete overiť u ur očakáva sa, bez toho aby Overenie funkčnosti. čo každý nie je dokonalý. preto vždy preferbale robiť kódovanie najprv v ModelSim a neskôr syntetizovať ur dizajn vďaka a pokiaľ ide o Deepak: D
S
sachingorkhe
Guest
Je možné, aby malý design, ktoré sú určené pre combo logiku. Ale nie je možné, aby veľké vzory s viac logiky v konštrukcii, ktorá musí dodržiavať čas / miesto obmedzenia.
B
babaship
Guest
Jo, ale používať Quartus II