Preto konštruktéri napísať VHDL kódy, ktoré sú súčasťou UNISIM?

[go4sandesh_vsn]

Ahoj všetci ... Ja som pozoroval niektoré z dizajnérov písať svoje VHDL kódy, vrátane UNISIM komponenty priamo ... Môže mi niekto povedať, prečo tomu tak ... n koľko by to mohlo byť užitočné v tom zmysle Wat n ..... Naozaj som na to prísť cudnt dôvodom pre zaradenie knižnice UNISIM okrem prípadov, kedy u naozaj potrebujete vytvoriť inštanciu niektoré súčasti, ako FIFO (pomocou šablóny) alebo vyrovnávacej pamäte .... ňu verí Unisim lib začleňovania sa nevyžaduje, ak u dont hav nič konkretizovať ... mi pravdu ??????

 

[lonestar]

Ahoj go4sandesh_vsn, pokiaľ viem, unisim lib pochádza z Xilinx. Takže zakaždým, keď chcete použiť Xilinx jadra v FPGA, môžete použiť unisim lib inštanciu komponenty použité v návrhu (ako je opísané v manuáli FPGA). Potom, keď sa jedná o syntézu fáze, Xilinx nástroj použiť zodpovedajúce jadro komponenty (napr. FIFO, multiplikátor, atď). Áno, máte pravdu nepotrebujete unisim ak nechcete používať žiadne vstavané súčasti. Ale o fcourse, môžete vždy použiť komponenty unisim pre simuláciu správania, ale to nemá zmysel, ak vaša FPGA nie je to hlavné. Dúfam, že to pomôže. rgds.

 

[gold_kiss]

Dobrý deň, V podstate Unisim obsahuje simulačné modely prvkov Xilinx vnútorné. Používajú sa dostať presné správanie prvkov, pretože tieto potom budú mapované pri syntéze. Vďaka, Gold_kiss

 

[go4sandesh_vsn]

Jo mám to .... thnx Lonestar n gold_kiss ...