Preto FDG901D (p MOSFET vodič) nemôže riadiť FDN360P mosfet

E

EDA_hg81

Guest
Snažím sa používať Sparan 3 na ovládanie FDG901D (logický vstup je 3,3 CMOS) pre riadenie FDN360P. Prečo to nevyšlo? Čo je to možné dôvody pre toto? Vďaka
 
Môžete ukázať svoje schéma a popíšte, ktoré signály budú nefunguje?
 
Celý nápad je pre realizáciu zapnutie a vypnutie sekvencie. Použite FDN360P ako prepínač spojením mozgov a zdroj FDN360P preniesť 12V DC zo zdroja do mozgov FDN360P pre umožnenie ďalší výkon čipu. Keď som sa stlačiť tlačidlo, FPGA bude nastavená vysoká (3,3 LVTTL) na logike pin FDG901D potom FDG901D bude zapnúť FDN360P riadením brány FDN360P. Pripojil som VDD v FDG901D na 12 V a držal zabil PIN plávajúce. Problém je, keď je celý systém zapnutý, odliv FDN360p už 12 ešte predtým, než som stlačte tlačidlo. Čo je to možné príčiny? Vďaka vopred. Nasleduje URL schémy: http://images.elektroda.net/70_1183047159.jpg
 
Ak je MOSFET je "ON", ako hovoríte, že je potom brána zariadenie dostatok napätia, predloží jeho zapnutie. Už ste sa pozrel na zapnutie vlastnosti MOSFET, ktorý používate, či sú zlučiteľné s výkonom vodiča, ako ste ho nakonfigurovali. Možno budete musieť kontrolovať dv / dt na vodičov namiesto toho nechal plávať. E
 
Som naozaj nové analógové veci. Len som skontrolovať Gate prahové napätie. Chcete vedieť, ktoré nechal iné elektrické vlastnosti by som mal kontrolovať? Vďaka.
 
Ahoj, na FDG901D dodávky max napätie len 10V. Vo vašom schéme, ktorý používate 12V. Možno je to chyba vo výkrese, alebo čip allready preč. Existuje nejaký dôvod, prečo nie ste pomocou bežného tranzistora a niektoré odpory? Ak je to otázka priestoru môžete sa pozrieť na odporu tranzistorov, ako je vybavený PDTC115ET. Aj pre FET, ak chcete použiť iný typ, je opatrný. Niektoré nedávne Fairch. FET má Max. GS napätie 7V. Prekročenie tohto napätia môže distroy svoje FET. S pozdravom
 
Ako vynálezca (y) navrhol, môže 12V poškodili FDG901D tým, než jeho absolútne maximum VDD hodnotenie 10V. Pozri stranu 1 v liste. Za predpokladu, že čip prežili, potom možno budete merať na výstupe 12V jednoducho preto, že výstup bez záťaže a tranzistor má malé množstvo únikov, kedy "off". Skúste sa pripojiť zaťaženie, ako je 1K ohm odporníky z kanalizácie na zem. Ak to nepomôže, potom to, čo sa meria napätie na tranzistora brány, keď signál FPGA zapína a vypína?
 
Môže byť, že máte pravdu. Všimol som si to, pretože napájací adaptér Ja používam len mi môže dať 12 V, a ja chcem, aby šancu. poďakoval všetkým návrhom. Musím zmeniť na 10 V a skúste to znova. Prajem pekný víkend. [Size = 2] [color = # 999999] Pridané po 1 hodín 7 minút: [/color] [/size] som otestoval tento obvod pomocou 10V. Tiež som zistil, že logika Min vysoké vstupné napätie FDG901D je 75% VDD, to znamená, že logický vstup je aspoň 7,5. Použil som dva napájacie zdroje nastaviť dve požadované napätie. Nasledujúce príklady sú výsledky. Keď logického vstupu napájanie je vypnuté: vypúšťací výstup FDN360P je 10V brána napätie 10V Keď logického vstupu zapnutý (trebárs 8 ms, aby bol stabilný): vypúšťaciu výstup je FDN360P 0V brány napätie 0V som nenašiel žiadne požiadavky na logický vstup zvýšenie času. Vyzerá FDN360P funguje, ale nie je správne. Ale nijako 7,5 V logike vstup nie je vhodný pre FPGA, môžete mi pomôcť nájsť kanál P MOSFET vodič, ktorý môže prijať 3.3V logiku a možno tolerovať 12V príkon? Vďaka.
 
Ahoj, rovnako ako som vyslaný skôr. Pozrite sa na odpor tranzistorov vybavený. V prípade vášho obvode, bude PDTC115ET v poriadku. Nižšie je schéma. R23 je 220K. Všimnite si, že odpor vnútri RET (PDTC114ET) v tomto okruhu nie sú 100K + 100K ako PDTC115ET. A naozaj na maximum. zásobovanie hodnotenie FDG901 je 10V. Ale na 10V nikdy nedosiahnete logiku vysoký 3,3 jednotky. Predpokladá sa, že práca medzi 2,7 a 6V.
 
ďakujem moc za pomoct. Budem sa snažiť budúci týždeň. Pekný víkend.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top