preemfáze a ekvalizér na dizajn SerDes

R

raymond_luo2003

Guest
Vážení,

Som pracujúci na vysokých SerDes konštrukčnú rýchlosť.Dostal som nejaké papiere, ktoré sa zmieňujú o použitie pre-dôraz a post-ekvalizér s cieľom zlepšiť eyediagram na strane prijímača, ktorý je zoslabené káblom stratou.

Hoci, že má zmysel používať tieto typy techique, mám pocit, že je docela náročné na prevedenie.
a) Zvyčajne požadujeme jedného pôvodného serializovaného dátový tok a jeden (alebo viac ako jedno, záleží FIR štruktúry), veľmi krátke spresní meškanie serializoval dátového toku s koeficientom k Bulida FIR.Len som vedel, ako urobiť presnú meškanie linky v rámci zmeny PVT?

b) Iný metodiky je meškanie paralelný dáta pred poštuComment, ktoré nám využitie nízkofrekvenčných hodiny pre jednoduchú implementáciu.Otázka je to musíme zdvojovali poštuComment iba pre generatiing oneskorené serialzed dátového toku.Je to veľká oblasť a moc copnsumption!Každý, kto má príslušné rexperience mi pomôže veľa!

Vďaka
Raymond

 
použiť filter meškania element, oneskorenie môže byť riadený PLL alebo DLL

 
použitie prenosové vedenie ako meškanie prvok, ale priestor je veľký

 

Welcome to EDABoard.com

Sponsor

Back
Top