G
Galos
Guest
Ahoj, Môže mi niekto pomoct s kódom Verilog nábežnej nulové teliesko. Jeho pracovný zdá trochu zložitejšie! Každý druh pomoci ocení ... Vďaka 
satelitný? nie je si istý, či dole je to, čo budete potrebovať, ale je to zložité ... a pomerne rýchlo, všeobecne - '1 'na pozíciu' i 'vo vstupnom vektore nastaví '1' na pozíciu 'i' do výstupného vektora a obnoví všetky výstupné bity pod "i"; [syntax = verilog] Modul leading_zero (vstup [BIT_W-1: 0] d_in, výstup reg [BIT_W-1: 0] d_out, výstup reg [NR_W-1: 0] nr_of_zero, výstup reg [NR_W-1: 0] one_position); localparam BIT_W = 16, NR_W = log2 (BIT_W); reg [BIT_W-1: 0] ČĽR, genvar i, vytvárať for (i = 0; i