Prečo je statická stratový výkon v CMOS obvodov kvôli podprahovou vedenie?

[lordsathish]

Ahoj ... by niekto mi povedať ... prečo tam je statická stratový výkon v CMOS IO kvôli podprahovou vedenie ....

 

[pfd001]

statická energie je camparing s dynamickou silu, ktorá je za normálnych okolností zobrazuje digitálne hodiny, vypínače. Statická sila je digitálny okruh vypne. Pretože podprahovou vedenie, je prúd cez tieto VDD na GND. To je statická energia

 

[lordsathish]

Ahoj mohol by ste mi povedať, čo je podprahovou vedenie ...

 

[pfd001]

Keď VGS tranzistora je menšia než threshol napätie, prúd IDS nie je nula, to je podprahovou vedenie

 

[xlxlyu]

~ http://tima-cmp.imag.fr/ Guyot / Cours / Oparithm / anglický / Facmos.htm , ktorý ich môže byť užitočné

 

[pravi]

Energie spotrebovanej pri výstupe alebo vstupe sa nemení, alebo skôr, keď hodiny vypnutý. Normálne statické stratový výkon je spôsobený únikom prúdu. (Ako sme sa znížiť veľkosť tranzistora, tj pod 90 nm, môže unikajúci prúd dosahovať až 40% z celkového stratového výkonu). Skontrolujte, či tento odkaz aj http://www.eetimes.com/news/design/features/showArticle.jhtml?articleId=16502300&kc=4235

 

[danube]

Pamätajte si jednu vec, v malých geometrie, prahové napätie nie je pokles tak ako napätie, Suppl, teda statické zvyšuje stratový výkon, pretože brány by mohli byť s vysokou impedanciou, ako je vo Technológia budov s väčším napätím Suppl. quiesent prúdy v bránach pri moci dowb uzla môže byť v mnohých veľkých digitálnych čipov nízke napätie a malé geometrie.