Prečo je statická stratový výkon v CMOS obvodov kvôli podprahovou vedenie?

L

lordsathish

Guest
Ahoj ... by niekto mi povedať ... prečo tam je statická stratový výkon v CMOS IO kvôli podprahovou vedenie ....
 
statická energie je camparing s dynamickou silu, ktorá je za normálnych okolností zobrazuje digitálne hodiny, vypínače. Statická sila je digitálny okruh vypne. Pretože podprahovou vedenie, je prúd cez tieto VDD na GND. To je statická energia
 
Ahoj mohol by ste mi povedať, čo je podprahovou vedenie ...
 
Keď VGS tranzistora je menšia než threshol napätie, prúd IDS nie je nula, to je podprahovou vedenie
 
Pamätajte si jednu vec, v malých geometrie, prahové napätie nie je pokles tak ako napätie, Suppl, teda statické zvyšuje stratový výkon, pretože brány by mohli byť s vysokou impedanciou, ako je vo Technológia budov s väčším napätím Suppl. quiesent prúdy v bránach pri moci dowb uzla môže byť v mnohých veľkých digitálnych čipov nízke napätie a malé geometrie.
 

Welcome to EDABoard.com

Sponsor

Back
Top