pravdepodobne jednoduché zmiešaných signálov korenie otázku.

K

kudjung

Guest
Zdravím všechny

Jsem nováček na korenie.pravdepodobne to je jednoduchá otázka.Ale nevím, prečo som bol ako sa to.Snažím sa, aby simulovali jednoduchých zmiešaných signálov v korení.I dal 100K ohm odpor na výstupe zo nie brána (74F04), mám 3,5 voltov (proč ne 5) logiky ako vysokej.Prečo?Čo som urobil zle?Snažím sa zmenou nie sú brány zásobovanie, ale aj nefungoval.I 'vo priložený obrázok schematických, že môžem použiť pre simuláciu.

TIA.
Ospravedlňujeme sa, ale musíte prihlásiť a prezerať túto prílohu

 
Spice používa zriadiť knižnicu a zariadenia modely napodobňujú.budete pravdepodobne použitý digitálny model.Výkon v digitálnych zariadení je uvedené vo vyhlásení na netlist alebo v prístroji vlastností a nie podľa napätia zdroje pripojené externe.Pozrite sa s manuálnou tohto nástroja u usine alebo sa pozerať na cestu prístroj určuje silu a potom opraviť z 5V na 3,5 voltov a potom u dostane za správne.

To bude niečo ako G_DPWR $ a $ G_DGND.aj vstup a výstup v bráne je určený pre IO model.tak check this taky.

 
Ďalším možným problémom je to, že program sa vás najhoršom prípade na vysokej úrovni pre logiku rodiny.Skúste meniaci sa 74AC typu brány rodiny a zistiť, či je úroveň 5 V.

 
Děkuji mnohokrát za odpověď.Bolo to veľmi užitočné.Jediná možnosť, ako môžem dostať logiku HI sa na 5Volts so zmenou bránou do 74AC série.To sa zdá, že softvér, čo mi bolo najhoršom prípade vysokej úrovni, na čo poukázal nadýmavý.I've rez a vložte netlist nižšie.Tento okruh bol simulovať v Cadedence PSpice (microsite).Je tam tak ako tak to môžem urobiť simuláciu s VOH (MAX), 5V?

Vďaka ešte raz,** Analýza nastavenie **
. TRAN 20ns 1000ns
. VARIANTY DIGINITSTATE = 1
. VARIANTY DIGIOLVL = 1
. VARIANTY DIGMNTYMX = 2
. OP
. Lib "D: \ MSim_8 \ Projekty \
TEST \ Schematic4.lib"* Z [PSpice netlist] sekcii D: \ Kejdens \ PSD_14.2 \
tools \ PSpice \ PSpice.ini:
. Lib "nom.lib"

. INC "Schematic4.net"**** ZAHRŇUJÚCE Schematic4.net ****
* * Schémy netlistX_U7A $ D_LO $ N_0002 $ G_DPWR $ G_DGND 74LS04 params:
IO_LEVEL = 0 MNTYMXDLY = 0
R_R2 $ G_DGND $ N_0002 10k

**** Obnovenie Schematic4.cir ****
. Sensor W (*) I (*) W (*) D (*) NOISE (*). END**** Generated AtoD a DtoA Rozhranie ****

*
* Analógové / digitálne rozhranie pre uzol $ N_0002
*
* Sťahovanie X_U7A.U1: OUT1 z analógového uzla $ N_0002 novým digitálnym uzla $ N_0002 $ DtoA
X $ $ N_0002_DtoA1
$ N_0002 $ DtoA
$ N_0002
$ G_DPWR
$ G_DGND
DtoA_LS
Params: DRVH = 108 DRVL = 157 capacitance E = 0
*
* Analógové / digitálne rozhranie, napájacie subcircuits
*
X $ DIGIFPWR 0 DIGIFPWR02/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.sch**** Digital Input parametrov modelu************************************************** ****************************
DIN74LS
S0NAME 0
S0TSW 5.000000E-09
S0RLO 1
S0RHI 100.000000E 03
S1NAME 1
S1TSW 4.500000E-09
S1RLO 100.000000E 03
S1RHI 1
S2NAME X
S2TSW 4.500000E-09
S2RLO 30,9
S2RHI 100
S3NAME R
S3TSW 4.500000E-09
S3RLO 30,9
S3RHI 100
S4NAME F
S4TSW 4.500000E-09
S4RLO 30,9
S4RHI 100
S5NAME Z
S5TSW 4.500000E-09
S5RLO 200.000000E 03
S5RHI 200.000000E 0302/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.sch**** Digital Gate parametrov modelu************************************************** ****************************
D_LS04
TPLHMN 3.600000E-09
TPLHTY 9.000000E-09
TPLHMX 15.000000E-09
TPHLMN 4.000000E-09
TPHLTY 10.000000E-09
TPHLMX 15.000000E-0902/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.sch**** Digitálne IO parametrov modelu************************************************** ****************************
IO_LS
DRVL 157
DRVH 108
AtoD1 AtoD_LS
AtoD2 AtoD_LS_NX
AtoD3 AtoD_LS
AtoD4 AtoD_LS_NX
DtoA1 DtoA_LS
DtoA2 DtoA_LS
DtoA3 DtoA_LS
DtoA4 DtoA_LS
TSWHL1 2.724000E-09
TSWHL2 2.724000E-09
TSWHL3 2.724000E-09
TSWHL4 2.724000E-09
TSWLH1 2.104000E-09
TSWLH2 2.104000E-09
TSWLH3 2.104000E-09
TSWLH4 2.104000E-09
TPWRT 100.000000E 0302/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.sch**** MALÁ SIGNAL BIAS ROZTOKU TEPLOTA = 27.000 DEG C************************************************** ****************************Node NAPĚTČ Node NAPĚTČ Node NAPĚTČ Node NAPĚTÍ($ G_DGND) 0,0000 ($ G_DPWR) 5,0000

($ N_0002) 3,4421 (X $ $ N_0002_DtoA1.DGND_OL) .1014

(X $ $ N_0002_DtoA1.DPWR_OH) 3,4424DGTL Node:
Štátna DGTL Node:
Štátna DGTL Node:
Štátna DGTL Node:
Štátna

($ N_0002 $ DtoA): 1 ($ D_LO): 0
Zdroj napätia prúdu
NÁZOV SÚčASNÁ

X $ DIGIFPWR.VDPWR-3.826E-04
X $ DIGIFPWR.VDGND-5.000-06

Celkový výkon dissipace 1.91-03 WATTS02/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.schPREVÁDZKOVÉ INFORMÁCIE **** BOD TEPLOTA = 27.000 DEG C************************************************** ******************************** NAPĚTČ-OVLÁDANÝCH BEŽNÉ ZDROJENÁZOV X $ $ N_0002_DtoA1.G_OH X $ $ N_0002_DtoA1.G_OL
I-SOURCE 3.776E-04 3.341E-05
02/21/03 12:02:31 **** ******** PSpice 9.2.3 (január 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekty \
TEST \ Schematic4.sch**** POČIATOČNEJ Transientní ROZTOKU TEPLOTA = 27.000 DEG C************************************************** ****************************Node NAPĚTČ Node NAPĚTČ Node NAPĚTČ Node NAPĚTÍ($ G_DGND) 0,0000 ($ G_DPWR) 5,0000

($ N_0002) 3,4421 (X $ $ N_0002_DtoA1.DGND_OL) .1014

(X $ $ N_0002_DtoA1.DPWR_OH) 3,4424DGTL Node:
Štátna DGTL Node:
Štátna DGTL Node:
Štátna DGTL Node:
Štátna

($ N_0002 $ DtoA): 1 ($ D_LO): 0
Zdroj napätia prúdu
NÁZOV SÚčASNÁ

X $ DIGIFPWR.VDPWR-3.826E-04
X $ DIGIFPWR.VDGND-5.000-06

Celkový výkon dissipace 1.91-03 WATTS

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top