práca s xilinxcoregen

[ahmadagha23]

1-hi Chcem chcete použiť jadro z CORGENO vo svojom zdrojovom kóde VHDL, aké kroky a možnosťou nastavenia je potrebné urobiť? ktorý dizajn enter musím používať (ISE, Synplify ,...)? 2-Sú všetky jadra synthsizable CORGENO? 3-Poznáš nejaké IP jadra knižnice pre zavedenie skutočnej (pevné alebo floting bodu) aritmetika? 4-jadro je sine IP použiť ako jadra CORGENO? ide o

 

[kishore2k4]

1. Stačí vytvoriť potrebné jadro v coregen a pridajte ho do projektu ISE. Potom inštanciu jadro z modulov. 2. Záleží na jadro. Niektoré z nich sú architektonické prvky, ako je DCMS, iné môžu byť šifrované netlists atd atd 3. Pozrite sa na hlavnej FPU na www.opencores.org . IIRC je napísané v Verilog, ale to by nemal byť problém ju používať. 4. Ktoré Sine-IP jadra hovoríš?

 

[echo47]

Aktuálna verzia ISE generátora jadro obsahuje konfigurovateľné jadro s plávajúcou desatinnou čiarkou, sínusová cos look-up tabuľky jadra a CORDIC matematiky jadro. Avšak, niektoré jadra podporované iba na niektorých obvodov FPGA. Možno budete musieť nainštalovať najnovšiu aktualizáciu Xilinx ISE IP dostať všetky jadrá. http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp