pomoc pre kódu VHDL

[rekar33]

nazdar
prosím, som začiatočník vo VHDL a mám projekt I 24MHZ vstupné a výstupné Chcem 8kHz a 256khz ale nevím jak je to, že niekto mi môže pomôcť, aby bol tento program
Musím sa deliť 3000 na 8kHz a potom, čo by som mal 8kHz rozmnožím pre 256khz a koniec tohto subjektu je clk_div
port (
clk_24MHZ: v logike std;
clk_8KHZ: v logike std;
clk_256KHZ: in std logiky);
clk_div konca;

 

[news]

Przedstawiciele japońskiej firmy Sony ogłosili że jeszcze w tym roku rozpoczną sprzedaż swoich konsoli do gier w Chinach. Jest to efekt zdjęcia czternastoletniego zakazu na sprzedaż konsoli na terenie Chin.

Read more...

 

[medra]

nazdar
vyhľadávanie tohto fóra pre akumulátor fázy programu, zadáte vašu vstupné hodiny, výstup hodiny a program vygeneruje VHDL súboru pre vás.

Zkoušel jsem to a funguje to dobre
nádeje, ktorá pomáha

 

[omara007]

Myslím, že je to len jednoduchý čítač, ktorý delí o 96 o 256KHz a 3000 pre 8KHz.

 

[FVM]

Citácia:

I think it's just a simple counter that divides by 96 for the 256KHz