Pomôžte mi vytvoriť počítadlo 9999 v Verilog

[yatta]

Dobrý deň. Ja som začala projekt, v škole a ja som za úlohu navrhnúť proti 9999. Som v Verilog, a tak, Potrebujem pomoc, pokiaľ ide o pult. Snažím sa použiť if-else a ja som uviazol v tejto časti: Ak je (proti

 

[lordsathish]

Ahoj Myslím, že tento spôsob codingwon realizovať svoje proti ... skúste toto ... Modul čítača (CLK, RST, q), vstup CLK, RST, výkon [13:0] q, reg [03:00] q; (! RST) Vždy @ (posedge CLK alebo negedge RST) začať ak q

 

[yatta]

Dám to skúsiť ... Vďaka zaťaženie =)