M
mansi0905
Guest
Dobrý deň! môže niekto pomôcť nemohol som nájsť chybu v tomto kóde. Potrebujem vytvoriť hodinové pulzy na nižšiu frekvenciu. subjekt clkgen je Port (ČLK: v std_logic, clk1: z std_logic, C1: z std_logic_vector (5 downto 0), reset: v std_logic), koniec clkgen, architektúra správanie na clkgen je - signál C2: std_logic_vector (5 downto 0) : = "000000", - signál clk2: std_logic: = 0; začať proces (CLK, reset) variabilné C2: std_logic_vector (5 downto 0), variabilný clk2: std_logic, začnú ak (clk'event a CLK = ' 1 "), potom if (reset = '1 '), potom C2: =" 110010 ", clk2: = 0; End If, else if (c2>" 000000 "), potom C2: = c2-1; END IF; if (c2 = "000000"), potom clk2: = not (clk2), C2: = "110010" End If, c1