Z
zel
Guest
ako sa kód tohto algoritmu pomocou VHDL.so môžem otestovať pomocou jediného FPGA. Nastaviť slovník do pôvodného stavu, do {Čítať tuple T z dátového toku, hľadať slovník n-tica T, ak (plný alebo čiastočný hit) {určiť najlepšie miesto stretnutia ML a zápas typ MT, výstup `` 0 , výstup binárny kód ML, výstup Huffmanovo kódovanie pre MT, výstup všetky potrebné doslovné charaktery T;} else {výstup `1`, výstup n-tica T;} if (full hit) {záznamy pohybovať od 0 do slovníka ML-1 o jeden miesto;} else {presunúť všetky slovníka podľa jedného miesta;} T kópiu tica na umiestnenie slovníka 0;} while (viac dát má byť komprimovaný), naozaj potrebujú vašu pomoc ... plzzzz: cry: