Plz pomozte: neobvyklé chybové

[sameem_shabbir]

Ahoj všetkým Ihave problém týkajúci sa môjho projektu. Plz, či niekto môže pomôcť užívam XESS XST-3S1000 FPGA senátom Spartan3 10000 FPGA XESS corp. je program, ktorý vezme obraz z fyzického SDRAM a zobrazí ho na VGA monitoru. Program obsahuje ustanovenie, že môžete zmeniť imidž, zatiaľ čo VGA GEN beží. (Teda môžete stiahnuť na RAM bez ovplyvnenia program) Teraz, čo som urobil, bolo, že som sa na námestí všetkých R (červená zložka hodnoty, nahromadené, a uložená. (Slovo v sum_r1) Tak som stiahol iný obrázok a Znovu sa na námestí všetkých hodnôt R, nahromadené, a uložená. (slovo v sum_r2) Teraz, keď chcem zobrazovať jednotlivé hodnoty sum_r1 alebo 2, je v poriadku môžem sťahovať image súbory, zatiaľ čo program je stále spustený. Ale akonáhle ako som dal delič jadra na program k rozdeleniu dvoch čísel sum_r1 a sum_r2 To dáva chybu, ktorá u nedá stiahnuť obrázok do pamäte RAM neviem, prečo je tam nejaký problém v pár alebo aké ďalšie varovné posolstvo, ktoré je uvedené varuje? ProjectMgmt - "F: / XESS/Programms/vgagenPPVerilog/3S1000/test_vga/TOP.ngc" Riadok 0 duplicitné prevedenie jednotky: "Modul | TOP" Môže niekto plz pomôžte mi v tom, že

 

[shawndaking]

duplicitné dizajn je knnon otázka pre ISE a mali by ste to ignorovať!

 

[sameem_shabbir]

Ale po tom duplicitné chybe dizajnu portu parallrl prestane fungovať, to znamená, že začne dávať chyby

 

[shawndaking]

žiadne spojenie, čo je to vôbec! to nejaký sračky ste s kódom. tak you'r projekt nie je synthisised správne. Skúste tiež na vyčistenie vášho ISE súbory projektu.

 

[sameem_shabbir]

Mám vyčistiť súbory projektu, ale bez pomoci, ak RTL logika sa prejavuje ISE je v poriadku, malo by sa vykonávania fungovať taky? Alebo tam sú rovnaké iného (okrem súboru UCF ktoré) záležitosti