A
Alfred_zhang
Guest
Dobrý deň, ďakujem za pozornosť u. Môj pracovné plošiny: Xilinx Virtex2, ISE8.2.0.3i služby Pack2, Chipscope: 8.2.0.3i. Môj návrh: signály obversed v chipscope je v oblasti CLK_a hodín (125mHz). a asi 40 signálov, malú, Bram zdroj je Ok. Chipscope vzorka CLK: CLK_a. Obmedzenia v UCF je 8ns, a výsledok po PAR je 7.99ns. To je v poriadku. Teraz problém: Keď Triger krivky v chipscope, na začiatku krivky sú správne, a zvyšok (0 ~ 60%), možno zlý. Vyzerá to, že táto signálu vlny prejdú do bývalý je: tretia kríž na druhú, a druhá na prvú. Napríklad: Signál: (----- ----- )(----- B ----- )(------------- C --- ----------) signál B: (----- B ----- )(----- C ----- )(--------- ---- D -------------) signálu C: (----- C ----- ----- )(----- D) (- ------------ ------------- E) signál D: D (----- ----- )(----- E ------)(------------- F -------------) signál E: E (------ --- --)(---- F ------- )(------------- G ------------) ..... . ..... ..... Už ste encourded sa tento problém už skôr? Pomôžte mi PLZ.