Pevný bod rozdelenie VHDL

I

info_req

Guest
Ahojky, potrebujem algoritmus / Pokyny pre fiexed bodu rozdelenie vo VHDL. Secodnly, ako skontrolovať, že v tom, koľko cyklov FPGA vykoná operáciu (napr. +, -, / atď.)
 
"Papier a ceruzka" metóda je ľahko navrhnúť, môžete to Google
 
[Quote = info_req] Ahojky, ja potrebujem algoritmus / Pokyny pre fiexed bodu rozdelenie vo VHDL. Secodnly, ako skontrolovať, že v tom, koľko cyklov FPGA vykoná operáciu. (Napr. +, -, / atď) [/quote] my vieme al PENSIL a papier metódou. Môže mi niekto vysvetliť, k nám / ma, ako zistiť počet cyklov, algoritmus potrebuje? Vďaka vopred.
 
Existuje veľa algoritmov pre delenie v hardvéru. Skúste Newton Raphsonovou algoritmy.
 

Welcome to EDABoard.com

Sponsor

Back
Top